SIGARCH

ACM SIGARCH,计算机体系结构特别兴趣组,发布体系结构前沿研究。

文章

sigarch.org

严谨全系统时序仿真的回归

文章指出由于现代系统复杂性增加,传统的周期级全系统仿真因速度过慢而变得不切实际,导致研究者转向近似方法。作者主张回归严谨的全系统时序仿真,但需采用统计采样方法而非固定指令窗口,以捕捉OS、中断和I/O交互等关键行为。文章详细对比了不同测量指标(如IPC与U-IPC)和采样技术(如SimPoint与SMARTS),并提出了一种基于QFlex 3.0的新采样框…

sigarch.org

代理安全:来自计算机体系结构的教训

文章从计算机体系结构的角度探讨 AI Agent 的安全问题。指出除了明显的错误文件外,Agent 执行任务前未完全理解上下文导致的时序泄露、缓存残留等隐蔽风险更值得关注。核心问题是当 Agent 行动后留下数据残差时,责任归属不明确。

sigarch.org

架构与系统正在变革:智能代理协同设计时代架构师的角色

文章指出当前AI数据中心的技术栈建立在旧有的软硬件契约之上,无法适应新的负载需求。内存系统在TB级容量下不堪重负,异构加速器也被强行部署。随着数据中心能耗预计超过1000(单位未明示,通常为兆瓦或特定能源单位),架构师的角色正在从单纯的设计者转变为与AI代理共同设计的协调者。文章强调了在Agentic Co-Design时代,重新审视系统架构和软硬件协同设…

sigarch.org

从控制到数据再到价值:并行计算的第三维度

文章回顾了并行计算的发展历史,提出了第三个并行维度。第一轴是控制级并行,以程序计数器为中心,带来了高性能计算时代;第二轴是数据级并行,以张量调度为中心,服务于深度学习。作者暗示存在第三轴,旨在将“价值”置于核心,可能指向更高效的资源利用或新的计算范式。这是一篇具有宏观视野的技术架构分析,适合对计算机体系结构演进感兴趣的读者。

sigarch.org

SIGARCH 旧金山晚宴:探讨 2035 年 AI 如何重塑计算机系统

SIGARCH 和 CRA-I 在旧金山举办了一场名为“杰斐逊晚宴”的行业沙龙,由威斯康星大学马克·希尔教授组织。会议聚集了行业领袖,讨论到 2035 年人工智能将如何重塑计算机系统,并展望了未来一万倍性能提升的可能性。文章主要报道了该活动的举办情况、参与者和讨论主题,属于典型的行业协会活动通稿。

sigarch.org

第四届数据预取锦标赛:第二部分

本文是第四代数据预取锦标赛(DPC-4)的第二部分,也是最后一部分。文章详细分析了剩余的四位参赛者的预取算法,解释了它们的工作原理及有效性。最后,作者总结了所有八个预取器的表现趋势和关键发现,为硬件性能优化提供了具体的技术参考。

sigarch.org

第四届数据预取竞赛(DPC-4)综述:第一部分

SIGARCH 发布文章,总结 2026 年 HPCA 会议期间的第四届数据预取竞赛(DPC-4)的关键贡献。文章重点分析了参赛算法的功能性创新,并解释了其背后的技术逻辑。作为系列第一部分,主要面向计算机体系结构领域的研究人员和工程师,提供关于最新数据预取技术的学术综述。

sigarch.org

超越量子比特:混合 CV-DV 量子计算的系统级视角

SIGARCH 发布博文,介绍 ASPLOS 2026 教程中关于混合连续变量与离散变量量子计算的系统级视图。内容涵盖基础原理、编译栈、基准测试方法及编程工具,旨在概述这一新兴架构的关键要素。

sigarch.org

计算机体系结构的AlphaZero时刻已到来

文章指出计算机芯片设计长期依赖人类直觉,在摩尔定律失效后,这种范式已难以为继。随着设计空间变得极其庞大,传统方法无法再承受试错成本。现在,类似AlphaZero的强化学习技术正在改变这一局面,能够自动探索和优化芯片架构,标志着该领域进入了一个新的自动化和智能化时代。

sigarch.org

揭秘神经网络:侧信道攻击之旅

作者回顾了自己从早期逆向工程神经网络的研究(如 CSI-NN 等)出发,深入侧信道攻击领域的历程。文章探讨了如何利用侧信道攻击手段揭示现代深度神经网络(DNN)的内部秘密,并介绍了近年来该领域在利用侧信道攻击发现模型机密方面的显著进展和实际应用场景。

sigarch.org

稀疏化还是量化?来自硬件架构师的深度解析

文章从硬件架构师视角深入对比了大模型压缩中的稀疏化(Sparsity)与量化(Quantization)技术。指出稀疏化虽能减少计算,但非结构化稀疏导致内存访问混乱,硬件需付出巨大路由代价;结构化稀疏则是妥协方案。量化旨在减小数据位宽,但极端量化(如2-bit)带来的元数据和缩放因子管理开销可能抵消收益。作者认为两者并非对立,而是压缩光谱的不同部分,未来需…

sigarch.org

CXL相干互联指南:5条关键编程与架构规则

UCSD研究团队基于大量实测数据,总结CXL等相干互联技术的5条编程与架构规则。核心发现包括:CXL是高延迟大容量内存,不能替代DRAM;Intel旧款CPU远程访问CXL时LLC利用率极低,需绑定工作负载;AMD平台存在读写带宽不对称现象;增加CXL内存反而可能降低系统平均延迟;CXL容量扩展能解决AlphaFold3等AI科学计算中的OOM问题。文章提…